当前位置: 万博体彩 > 业务领域 > 技术咨询 >
万博体彩高速PCB设计规则总结及原因分析(图文
作者: 万博体彩 来源: 未知 发布时间:2018-09-22 11:41

  设计高速系统并不仅仅需要高速元件,更需要天才和仔细的设计方案。设备模拟方面的重要性与数字方面是一样的。在高速系统中,噪声问题是一个最基本的考虑。高频会产生辐射进而产生干扰。边缘极值的速度可以产生振铃,反射以及串扰。如果不加抑制的话,这些噪声会严重损害系统的性能。

  尽管现在的EDA工具很强大,但随着PCB尺寸要求越来越小,器件密度越来越高,PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢?本 文介绍PCB规划、布局和布线的设计技巧和要点。 现在PCB设计的时间越来越短,越来越小的电路板空间,越来越高的器件密度,极其苛刻的布局规则和大尺寸的组件使得设计师的工作更加困难。为了解决设计上 的困难,加快产品的上市,现在很多厂家倾向于采用专用EDA工具来实现PCB的设计。但专用的EDA工具并不能产生理想的结果,也不能达到100%的布通率,而且很乱,通常还需花很多时间完成余下的工作。

  现在市面上流行的EDA工具软件很多,但除了使用的术语和功能键的位置不一样外都大同小异,如何用这些工具更好地实现PCB的设计呢?在开始布线之前对设计进行认真的分析以及对工具软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和步骤。

  电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅数组(BGA)组件,就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及 层叠(stack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度,实现期望的设计效果。

  多年来,人们总是认为电路板层数越少成本就越低,但是影响电路板的制造成本还有许多其它因素。近几年来,多层板之间的成本差别已经大大减小。在开始设计时最 好采用较多的电路层并使敷铜均匀分布,以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求,从而被迫添加新层。在设计之前认真的规划 将减少布线设计规则和限制

  自动布线工具本身并不知道应该做些什幺。为完成布线任务,布线工具需要在正确的规则和限制条件下工作。不同的信号线有不同的布线要求,要对所有特殊要求的信 号线进行分类,不同的设计分类也不一样。每个信号类都应该有优先级,优先级越高,规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间 的相互影响以及层的限制,这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线组件的布局

  为最优化装配过程,可制造性设计(DFM)规则会对组件布局产生限制。如果装配部门允许组件移动,可以对电路适当优化,更便于自动布线。所定义的规则和约束条件会影响布局设计。

  在布局时需考虑布线路径(roung channel)和过孔区域。这些路径和区域对设计人员而言是显而易见的,但自动布线工具一次只会考虑一个信号,通过设置布线约束条件以及设定可布信号线的层,可以使布线工具能像设计师所设想的那样完成布线扇出设计

  在扇出设计阶段,要使自动布线工具能对组件引脚进行连接,表面贴装器件的每一个引脚至少应有一个过孔,以便在需要更多的连接时,电路板能够进行内层连接、在线测试(ICT)和电路再处理。

  为了使自动布线工具效率最高,一定要尽可能使用最大的过孔尺寸和印制线mil较为理想。要采用使布线路径数最大的过孔类型。进行扇出设计 时,要考虑到电路在线测试问题。测试夹具可能很昂贵,而且通常是在即将投入全面生产时才会订购,如果这时候才考虑添加节点以实现100%可测试性就太晚 了。

  经过慎重考虑和预测,电路在线测试的设计可在设计初期进行,在生产过程后期实现,根据布线路径和电路在线测试来确定过孔扇出类型,电源和接地也会影响到布线 和扇出设计。为降低滤波电容器连接线产生的感抗,过孔应尽可能靠近表面贴装器件的引脚,必要时可采用手动布线,这可能会对原来设想的布线路径产生影响,甚 至可能会导致你重新考虑使用哪种过孔,因此必须考虑过孔和引脚感抗间的关系并设定过孔规格的优先级。

  尽管本文主要论述自动布线问题,但手动布线在现在和将来都是印刷电路板设计的一个重要过程。采用手动布线有助于自动布线工具完成布线b所示,通过对挑选出的网络(net)进行手动布线并加以固定,可以形成自动布线时可依据的路径。

  无论关键信号的数量有多少,首先对这些信号进行布线,手动布线或结合自动布线工具均可。关键信号通常必须通过精心的电路设计才能达到期望的性能。布线完成 后,再由有关的工程人员来对这些信号布线进行检查,这个过程相对容易得多。检查通过后,将这些线固定,然后开始对其余信号进行自动布线自动布线

  对关键信号的布线需要考虑在布线时控制一些电参数,比如减小分布电感和EMC等,对于其它信号的布线也类似。所有的EDA厂商都会提供一种方法来控制这些参数。在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后,自动布线的质量在一定程度上可以得到保证。

  应该采用通用规则来对信号进行自动布线。通过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量,布线工具就能按照工程师的设计思想来 自动布线。如果对自动布线工具所用的层和所布过孔的数量不加限制,自动布线时将会使用到每一层,而且将会产生很多过孔。

  在设置好约束条件和应用所创建的规则后,自动布线将会达到与预期相近的结果,当然可能还需要进行一些整理工作,同时还需要确保其它信号和网络布线的空间。在一部分设计完成以后,将其固定下来,以防止受到后边布线过程的影响。

  采用相同的步骤对其余信号进行布线。布线次数取决于电路的复杂性和你所定义的通用规则的多少。每完成一类信号后,其余网络布线的约束条件就会减少。但随之而 来的是很多信号布线需要手动干预。现在的自动布线工具功能非常强大,通常可完成100%的布线。但是当自动布线工具未完成全部信号布线时,就需对余下的信 号进行手动布线 略微改变设置,试用多种路径布线 保持基本规则不变,试用不同的布线层、不同的印制线和间隔宽度以及不同线宽、不同类型的过孔如盲孔、埋孔等,观察这些因素对设计结果有何影响;

  如果你所使用的EDA工具软件能够列出信号的布线长度,检查这些数据,你可能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理,通过手动 编辑可以缩短信号布线长度和减少过孔数量。在整理过程中,你需要判断出哪些布线合理,哪些布线不合理。同手动布线设计一样,自动布线设计也能在检查过程中 进行整理和编辑。

  以前的设计常常注意电路板的视觉效果,现在不一样了。自动设计的电路板不比手动设计的美观,但在电子特性上能满足规定的要求,而且设计的完整性能得到保证。

  随着信号上升沿时间的减小,信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的光注。高速PCB设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。做了4年的EMI设计,一些心得和大家交流、交流。

  由于PCB板的密度越来越高,很多PCB LAYOUT工程师在走线的过程中,很容易出现一种失误,即时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。

  规则二提到高速信号的闭环会造成EMI辐射,然而开环同样会造成EMI辐射。

  时钟信号等高速信号网络,在多层的PCB走线的时候一旦产生了开环的结果,将产生线形天线,增加EMI的辐射强度。

  高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射。也就是说,同层的布线的宽度必须连续,不同层的走线阻抗必须连续。

  相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射。

  简而言之,相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。

  在高速PCB设计中,线路板特性阻抗的控制和多负载情况下的拓扑结构的设计,直接决定着产品的成功还是失败。

  图示为菊花链式拓扑结构,一般用于几Mhz的情况下为益。高速PCB设计中建议使用后端的星形对称结构。

  检查信号线的长度和信号的频率是否构成谐振,即当布线的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。

  所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。

  退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。

  1PCB 时钟频率超过5MHZ 或信号上升时间小于5ns,一般需要使用多层板设计。

  原因:关键信号两侧包地,一方面可以减小信号回路面积,另外防止信号线与其他信号线对于双层板,关键信号线的投影平面上有大面积铺地,或者与单面板一样包地打孔处理。

  原因:布线层如果不在回流平面层的投影区域内,会导致边缘辐射问题,并且导致信号回路面积增大,从而导致差模辐射增大。

  7多层板中,单板TOP、BOTTOM 层尽量无大于50MHZ 的信号线。

  8对于板级工作频率大于50MHz 的单板,若第二层与倒数第二层为布线层,则TOP 和BOOTTOM 层应铺接地铜箔。

  9多层板中,单板主工作电源平面(使用最广泛的电源平面)应与其地平面紧邻。

  12在分层设计时,尽量避免布线层相邻的设臵。如果无法避免布线层相邻,应该适当拉大两布线层之间的层间距,缩小布线层与其信号回路之间的层间距。

  14PCB 布局设计时,应充分遵守沿信号流向直线放臵的设计原则,尽量避免来回环绕。

  15多种模块电路在同一PCB 上放臵时,数字电路与模拟电路、高速与低速电路应分开布局。

  16当线路板上同时存在高、中、低速电路时,应该遵从高、中速电路远离接口。

  17存在较大电流变化的单元电路或器件(如电源模块:的输入输出端、风扇及继电器)附近应放臵储能和高频滤波电容。

  原因:避免已经经过了滤波的线在PCB 板上,接口电路的滤波、万博体彩。防护以及隔离器件应该靠近接口放置。

  原因:防护电路用来进行外来过压和过流抑制,如果将防护电路放臵在滤波电路之后,滤波电路会被过压和过流损坏。

  21布局时要保证滤波电路(滤波器)、隔离以及防护电路的输入输出线不要相互耦合。

  22单板上如果设计了接口“干净地”,则滤波、隔离器件应放臵在“干净地”和工作地之间的隔离带上。

  原因:“干净地”设计的目的是保证接口辐射最小,并且“干净地”极易被外来干扰耦合,所以“干净地”上不要有其他无关的电路和器件。

  24晶体、晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少1000mil。

  25敏感电路或器件(如复位电路、:WATCHDOG 电路等)远离单板各边缘特别是单板接口侧边缘至少1000mil。

  原因:类似于单板接口等地方是最容易被外来干扰(如静电)耦合的地方,而像复位电路、看门狗电路等敏感电路极易引起系统的误操作。

  原因:始端串联匹配电阻的设计目的是为了芯片输出端的输出阻抗与串联电阻的阻抗相加等于走线的特性阻抗,匹配电阻放在末端,无法满足上述等式。

  原因:直角走线导致阻抗不连续,导致信号发射,从而产生振铃或过冲,形成强烈的EMI 辐射。

  29尽可能避免相邻布线层的层设臵,无法避免时,尽量使两布线层中的走线相互垂直或平行走线mil。

  原因:减小平行走线如果单板有内部信号走线层,则时钟等关键信号线布在内层(优先考虑优选布线层)。

  原因:保证包地线时钟、总线、射频线等关键信号走线和:其他同层平行走线W 原则。

  33电流1A 的电源所用的表贴保险丝、磁珠、电感、钽电容的焊盘应不不少于两个过孔接到平面层。

  34差分信号线应同层、等长、并行走线,保持阻抗一:致,差分线间无其它走线。

  35关键信号走线一定不能跨分割区走线(包括过孔、焊盘导致的参考平面间隙)。

  36信号线跨其回流平面分割地情况不可避免时,建议在信号跨分割附近采用桥接电容方式处理,电容取值为1nF。

  原因:信号跨分割时,常常会导致其回路面积增大,采用桥接地方式是人为的为其设臵信号回路。

  原因:避免滤波前后的走线关键信号线距参考平面边沿3H(H 为线距离参考平面的高度)。

  原因:通过金属外壳和接地铜皮之间的分布电容来抑制其对外辐射和提高抗扰度。

  原因:避免强辐射信号线上的干扰耦合到外出信号线敏感信号线如复位信号线、片选信号线、系统控制信号等远离接口外出信号线。

  原因:接口外出信号线常常带进外来干扰,耦合到敏感信号线时会导致系统误操作。

  45在单面板和双面板中,滤波电容的走线应先经滤波电容滤波,再到器件管脚。

  原因:使电源电压先经过滤波再给IC 供电,并且IC 回馈给电源的噪声也会被电容先滤掉。

  46在单面板或双面板中,如果电源线mil 对地加去耦合电容,电容取值为10uF+1000pF。

Copyright © 2002-2017 万博体彩 版权所有  地址:北京市西城区德胜门外大街36号   邮编:100120
蜀icp备16004082号-1